

Misión del Centro Universitario

Somos un centro que forma parte de la Red Universitaria de la Universidad de Guadalajara. Como institución de educación superior pública asumimos el compromiso social de satisfacer necesidades de formación y generación de conocimiento en el campo de las ciencias exactas y las ingenierías. La investigación científica y tecnológica, así como la vinculación y extensión, son parte fundamental de nuestras actividades para incidir en el desarrollo de la sociedad; por lo que se realizan con vocación internacional, humanismo, calidad y pertinencia.

1.- Identificación de la Unidad de Aprendizaje

Nombre de la Unidad de Aprendizaje

Seminario de solución de problemas de arquitectura de computadoras

Clave de la UA	Modalidad de la UA	Tipo de UA		Valor de créditos	Área de formación
I7024	Presencial	Curso		8	Básica particular
Hora semana		Horas teoría/semestre	Horas práctica/semestre	Total de horas:	Seriación
4		0	68	68	Ninguna
Departamento			Academia		

Ciencias Computacionales		Academia Arquitectura de Computadoras	
Presentación			
<p>En esta asignatura se aportan los conocimientos y las habilidades para simular e implementar los modelos que permitan predecir el comportamiento de sistemas digitales; empleando lenguajes de descripción de hardware (HDL) con los que se construyen componentes básicos de un procesador (registros, memorias, unidades aritméticas lógicas, unidades de control, etc.) en conjunto de los dispositivos de interfaces con los que se relacionan.</p>			
Competencia de la Unidad de Aprendizaje (UA)			
<p>Conoce, desarrolla y simula estructuras en HDL, para los componentes que conforman las arquitecturas básicas de un procesador para la reconfiguración e implementación en dispositivos FPGA's.</p>			
Tipos de saberes			
Saber (conocimientos)	Saber hacer (habilidades)	Saber ser (actitudes y valores)	
<ul style="list-style-type: none"> • Conocimiento de las etapas de diseño para FPGAs utilizando el lenguaje HDL. • Descripción de circuitos combinacionales en HDL. • Descripción de circuitos secuenciales en HDL. • Descripción del funcionamiento de máquinas de estado finito. 	<ul style="list-style-type: none"> • Identifica y resuelve problemas. • Determina soluciones y alternativas. • Trabaja en forma autónoma. • Autoaprendizaje. • Creatividad y la innovación. • Aplicación de conocimiento matemático, ciencia e ingeniería. 	<p>Actitudes:</p> <ul style="list-style-type: none"> • Se muestra dispuesto al trabajo con sus compañeros • Disponibilidad • Iniciativa • Compromiso consigo mismo y con el grupo • Capacidad de juicio <p>Valores:</p> <ul style="list-style-type: none"> • Honestidad • Responsabilidad • Respeto por su trabajo y el de los demás <p style="text-align: center;">Ética profesional.</p>	

<ul style="list-style-type: none"> • Descripción de los elementos (registros, memorias, unidades aritméticas lógicas, unidades de control, etc.) de las arquitecturas de los procesadores en HDL. 	<ul style="list-style-type: none"> •Diseño de sistemas, componentes o procesos bajo restricciones realistas. 	
Competencia genérica		Competencia profesional
<ul style="list-style-type: none"> • Capacidad de análisis, síntesis y razonamiento crítico. • Capacidad de organizar y planificar. • Solución de problemas • Capacidad Toma de decisiones. • Capacidad para concebir, diseñar, implementar y adoptar un procedimiento de investigación. • Capacidad crítica y autocrítica 	<ul style="list-style-type: none"> •Simular e implementar modelos de sistemas lógicos empleando lenguajes de descripción de hardware. •Comprobar su comportamiento empleando lenguajes de descripción de hardware. •Aplicar los conocimientos de dispositivos lógicos reconfigurables para el análisis, adaptación y diseño de los sistemas digitales que conforman la base de los procesadores. •Operación, mantenimiento y diseño de los sistemas digitales que conforman la base de los procesadores. 	
Competencias previas del alumno		
<ul style="list-style-type: none"> • Capacidad para identificar claramente los modelos matemáticos básicos relacionados con los fenómenos discretos. • Conocimientos básicos de programación y manejo de paquetería de Simulación. • Se recomienda que el alumno conozca y comprenda los fundamentos del diseño digital. 		

Competencia del perfil de egreso

- Conoce y desarrolla los componentes que conforman las arquitecturas básicas de un procesador.
- Desarrolla y simula estructuras avanzadas de un programa en HDL de circuitos lógicos para la reconfiguración de FPGA's en aplicaciones reales.
- Realizar el diseño de sistemas digitales que resuelvan las problemáticas en áreas del desarrollo de sistemas electrónicos, automatización industrial o las comunicaciones.

Perfil deseable del docente

- El personal docente que tendrá a cargo la cátedra de este curso, debe tener dominio y estructura de los fundamentos que describen al siguiente conjunto de conocimientos:
 - Aritmética computacional y matemática discreta.
 - Circuitos electrónicos digitales.
 - Arquitectura y Organización de Computadoras.
 - Sistemas basados en un Microprocesador y operación y eficiencia de los procesadores modernos.
 - Tendencias en el diseño de los multiprocesadores.
 - Algoritmia y lógica computacional para reconocer programas en lenguaje de bajo nivel.

- Experiencia profesional

Un año de experiencia mínima profesional en el área de Ingeniería en computación o electrónica.

- Habilidades

- Dominio de la asignatura.
- Manejo de grupos.
- Comunicación.
- Capacidad de análisis y síntesis.
- Manejo de materiales didácticos, equipos de prueba de telecomunicaciones y cómputo.
- Organización.

Creatividad.

- Actitudes

- Vocación por la docencia.
- Honestidad.
- Ejercicio de la crítica fundamentada.
- Respeto (Buena relación maestro alumno).
- Tolerancia.

- Ética.
- Responsabilidad científica.
- Espíritu de colaboración.
- Superación docente y profesional.

2.- Contenidos temáticos

Contenido

1. Arquitectura de Procesadores
 - a. Arquitectura Von Neumann.
 - b. Arquitectura Harvard.
 - c. Lenguajes de descripción hardware (HDL)
 - i. Descripción de los dispositivos FPGAs para la de descripción hardware (HDLs)
 - ii. Verilog
 - iii. VHDL
2. Aritmética Computacional
 - a. Algebra booleana
 - b. Circuitos digitales Combinacionales
 - c. Circuitos Aritméticos

i. Sumador

ii. Multiplicador

iii. Restador

2. Toma decisiones y lógica Secuencial

a. Decodificadores

b. Multiplexores

c. Circuitos digitales Secuenciales

i. Latches y Flip-Flops

ii. Máquinas de estado finitas

iii. Contadores síncronos

3. Estructura y funcionamiento de una ALU

a. Registro de estado

b. Operaciones con datos de memoria y registros

c. Operaciones con punto flotante y fijo.

4. Conceptos de memorias

a. Terminología de memorias

b. Operación general de memorias

c. Tipos de memorias

ii. ROMs.

iii. SRAMS

iv. Cache

d. Aplicaciones de memorias en la lógica combinacional y secuencial

5. Estructura y funcionamiento de una Unidad de Procesos Aritméticos

a. Unidad de control de la computadora

b. Unidad aritmética lógica

c. Registros internos

d. Registros acumuladores

e. Registros contadores de 16 bits

f. Unidad de control de programa

g. Registro de estados o banderas

Estrategias docentes para impartir la unidad de aprendizaje

Búsqueda de información por parte del alumno, asesorado por el profesor. Integración en equipos de trabajo de alumnos para la realización de prácticas y ejercicios. Presentación conceptual del tema y resolución de dudas, por parte del profesor, con interacción de los alumnos. Elaboración de reportes por parte

del alumno. Prácticas de laboratorio de simulación en cómputo, para una mayor comprensión y comprobación de los tema, por parte del alumno, bajo la supervisión y coordinación del profesor.

Bibliografía básica

- Michael D. Ciletti.(2010) Advanced Digital Design with the Verilog HDL.
- Thomas L. Floyd. (2006). Fundamentos de Sistemas Digitales. Prentice Hall, Madrid.
- Brown S. y Vranesic Z.G. (2006), Fundamentos de lógica digital con diseño VHDL, Mc Graw Hill, México.
- Fernando Pardo, José A. Boluda. (2004) VHDL. LENGUAJE PARA SINTESIS Y MODELADO DE CIRCUITOS. RA-MA EDITORIAL, México.

Bibliografía complementaria

- Miloš D. Ercegovac , Tomás Lang (2004)Digital Arithmetic. Elsevier Science, USA.
- José J. Meza, José J. Hernández, Marco A. Cedano, Aurelio Gonzalo. (2012). Arquitectura de Computadoras. Mexico: Trauco.
- Chu P. P. (2008), FPGA Prototyping by VHDL Examples: Xilinx Spartan-3, Primera Edición.

3.-Evaluación

Evidencias

Nombra, enlista y describe las evidencias (productos) para demostrar el logro de la competencia (desempeño del alumno)----Pendiente---

Tipo de evaluación

- Diagnostica (Ocurre al inicio del curso, al presentarse al grupo y permite valorar los conocimientos previos grupales e individuales).
- Formativa (Da muestra del logro cognitivo alcanzado por el alumno; es decir, de su aprendizaje significativo).
- Sumativa (Permite cuantificar los aprendizajes logrados con cada una de las actividades).

Criterios de Evaluación (% por criterio)

Se evalúa durante el periodo escolar mediante:

- Prácticas..... 60%
- 2 exámenes parciales..... 30%
- Tareas..... 10%

4.-Acreditación

- De acuerdo al “REGLAMENTO GENERAL DE EVALUACIÓN Y PROMOCIÓN DE ALUMNOS DE LA UNIVERSIDAD DE GUADALAJARA”:
Artículo 5. “El resultado final de las evaluaciones será expresado conforme a la escala de calificaciones centesimal de 0 a 100, en números enteros, considerando como mínima aprobatoria la calificación de 60.”
- De acuerdo al “REGLAMENTO GENERAL DE EVALUACIÓN Y PROMOCIÓN DE ALUMNOS DE LA UNIVERSIDAD DE GUADALAJARA”:
Artículo 27. “Para que el alumno tenga derecho al registro de la calificación en el periodo extraordinario, se requiere:
I. Estar inscrito en el plan de estudios y curso correspondiente.
II. Haber pagado el arancel y presentar el comprobante correspondiente.
III. Tener un mínimo de asistencia del 65% a clases y actividades registradas durante el curso”

5.- Participantes en la elaboración

Código - 2006472 - 9607307	Nombre <i>Mtro. José Juan Meza Espinosa.</i> <i>Ing. Roberto Patiño Ruiz</i>
---	---

Vo. Bo. Presidente de la academia

Mtro. José Juan Meza Espinosa

Vo. Bo. Jefe del Departamento

Dr. Carlos Alberto López Franco